Docket No. 217778US2S

## IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

IN RE APPLICATION OF: Toru KOZU

GAU:

EXAMINER:

FILED:

Herewith

SERIAL NO: NEW APPLICATION

FOR:

OSCILLATION CIRCUIT OF CASCODE CONNECTION TYPE

## REQUEST FOR PRIORITY

ASSISTANT COMMISSIONER FOR PATENTS WASHINGTON, D.C. 20231

WASHINGTON, D.C. 20231						
SIR:						
☐ Full benefit of the filing da of 35 U.S.C. §120.	ate of U.S. Application Ser	Application Serial Number , filed		, is claimed pursuant to the provisions		
☐ Full benefit of the filing da the provisions of 35 U.S.C		lication Serial	Number	, filed	, is claimed pursuant to	
□ Applicants claim any right provisions of 35 U.S.C. §1		r filed applicat	ions to which	hey may b	e entitled pursuant to the	
In the matter of the above-iden	tified application for paten	t, notice is here	by given that	he applica	nts claim as priority:	
<u>COUNTRY</u> Japan	<b>APPLICATIO</b> 2000-399217	APPLICATION NUMBER 2000-399217		MONTH/DAY/YEAR December 27, 2000		
Certified copies of the correspo	onding Convention Applica	ation(s)				
□ are submitted herewith						
☐ will be submitted prior	to payment of the Final Fe	e				
were filed in prior appl	ication Serial No. fi	led				
Receipt of the certified	nternational Bureau in PC copies by the Internationa need by the attached PCT/	l Bureau in a ti		inder PCT	Rule 17.1(a) has been	
(A) Application Serial	No.(s) were filed in prior a	pplication Seri	al No.	filed	; and	
☐ (B) Application Serial?	No.(s)					
are submitted he	rewith					
will be submitted	d prior to payment of the F	inal Fee				
		Res	pectfully Subr	nitted,		
			LON, SPIVAI IER & NEUS			
			/G/m	Mon	Vans	
			rvin J. Spivak			
		K E V	ISH AHUH INO	ムサ.フェ ハ		

22850

Tel. (703) 413-3000 Fax. (703) 413-2220 (OSMMN 10/98) C. Irvin McClelland Registration Number 21,124

# 日本国特許庁 JAPAN PATENT OFFICE



別紙添付の書類に記載されている事項は下記の出願書類に記載されている事項と同一であることを証明する。

This is to certify that the annexed is a true copy of the following application as filed with this Office

出願年月日

Date of Application:

2000年12月27日

出願番号 Application Number:

特願2000-399217


出 顏 人
Applicant(s):

株式会社東芝

2001年 9月 5日

特許庁長官 Commissioner, Japan Patent Office





#### 特2000-399217

【書類名】

特許願

【整理番号】

A000005038

【提出日】

平成12年12月27日

【あて先】

特許庁長官 殿

【国際特許分類】

H03K 3/00

【発明の名称】

発振回路

【請求項の数】

6

【発明者】

【住所又は居所】 神奈川県川崎市幸区小向東芝町1番地 株式会社東芝マ

イクロエレクトロニクスセンター内

【氏名】

神津 徹

【特許出願人】

【識別番号】

000003078

【氏名又は名称】

株式会社 東芝

【代理人】

【識別番号】

100058479

【弁理士】

【氏名又は名称】 鈴江 武彦

【電話番号】

03-3502-3181

【選任した代理人】

【識別番号】 100084618

【弁理士】

【氏名又は名称】 村松 貞男

【選任した代理人】

【識別番号】 100068814

【弁理士】

【氏名又は名称】 坪井 淳

【選任した代理人】

【識別番号】 100092196

【弁理士】

【氏名又は名称】 橋本 良郎

【選任した代理人】

【識別番号】

100091351

【弁理士】

【氏名又は名称】 河野 哲

【選任した代理人】

【識別番号】 100088683

【弁理士】

【氏名又は名称】 中村 誠

【選任した代理人】

【識別番号】 100070437

【弁理士】

【氏名又は名称】 河井 将次

【手数料の表示】

【予納台帳番号】

011567

【納付金額】

21,000円

【提出物件の目録】

【物件名】

明細書 1

【物件名】

図面 1

【物件名】

要約書 1

【プルーフの要否】

【書類名】

明細書

【発明の名称】 発振回路

【特許請求の範囲】

【請求項1】 発振信号がベースに入力され、エミッタが接地された第1ト ランジスタと、

前記第1トランジスタのコレクタにエミッタが接続され、コレクタが電源電圧 に接続された第2トランジスタと、

前記第1トランジスタのコレクタと、前記第2トランジスタのエミッタとの間 に設けられ、電源電圧の変化と比例する電圧降下を生じさせる負荷手段と

を具備し、

前記負荷手段での電圧降下により、前記第1トランジスタのベース・コレクタ 間電圧の前記電源電圧依存性を低減する

ことを特徴とする発振回路。

【請求項2】 前記負荷手段の電圧降下量は、前記電源電圧と連動して変動 することにより、前記第1トランジスタのベース・コレクタ間電圧に負帰還を生 じさせ、該ベース・コレクタ間電圧に及ぼす該電源電圧の変動の影響を低減する ことを特徴とする請求項1記載の発振回路。

【請求項3】 前記第2トランジスタのベースから、前記負荷手段を経由し て前記第1トランジスタのベースに達する電流経路において、

前記負荷手段における電圧降下のみが前記電源電圧の変化に依存する ことを特徴とする請求項1または2記載の発振回路。

【請求項4】 前記電源電圧の変化に対する前記負荷手段の電圧降下の変化 量は、前記第1トランジスタ及び前記第2トランジスタのベース間電位差の変化 量に実質的に等しい

ことを特徴とする請求項1乃至3いずれか1項記載の発振回路。

【請求項5】 前記負荷手段は第1抵抗素子である

ことを特徴とする請求項1乃至4いずれか1項記載の発振回路。

【請求項6】 一定の発振周波数の前記発振信号を出力する発振部と、

前記第1、第2トランジスタのベース間に設けられた第2抵抗素子と

を更に具備し、

前記電源電圧が変動した際の前記第1抵抗素子における電圧降下の変化量は、 前記第2抵抗素子における電圧降下の変化量と実質的に等しい

ことを特徴とする請求項5記載の発振回路。

# 【発明の詳細な説明】

[0001]

#### 【発明の属する技術分野】

この発明は、発振回路に関するもので、特にカスコード接続タイプの発振回路 において、電源電圧の変化に伴う発振周波数の変動を防止するための技術に係る ものである。

[0002]

# 【従来の技術】

従来より、特に高周波の発振回路にはカスコード接続が広く用いられている。 カスコード接続とは、エミッタ接地回路とベース接地回路とを直列に接続するも のである。その特長は、総合利得はエミッタ接地回路と同等で、且つ帯域幅はベ ース接地回路の遮断周波数まで確保できるという点にあり、高周波発振回路に用 いるのに適している。

# [0003]

従来のカスコード接続タイプのコレクタ接地発振回路の回路図を図3に示す。図示するように、電源電位Vccと接地電位との間に、それぞれR1、R2、R3の抵抗値を有する3つのバイアス抵抗100、110、120が設けられている。そして、バイアス抵抗100、110の接続ノードにベースが接続され、電源電位に負荷素子130を介してコレクタが接続された、ベース接地型のトランジスタQ1と、バイアス抵抗素子110、120の接続ノードにベースが接続され、トランジスタQ1のエミッタにコレクタが接続され、エミッタが抵抗素子140を介して接地電位に接続された、エミッタ接地型のトランジスタQ2を備えている。更に、トランジスタQ2のベースとなるノードには、LC発振部160が接続され、トランジスタQ2のコレクタはコンデンサ170を介して接地電位に接続されている。

## [0004]

上記構成の発振回路において、トランジスタQ1、Q2のベース間電位差(抵抗素子110での電圧降下)は(R2・Vcc)/(R1+R2+R3)であり、バイアス抵抗100、110、120によって一義的に決まる。トランジスタQ2のベース・コレクタ間電圧Vbcは、((R2・Vcc)/(R1+R2+R3)ーVbe)である。VbeはトランジスタQ1のベース・エミッタ間電圧であり、ほぼ一定である。その為、電源電位Vccが変動すると、トランジスタQ2のベース・コレクタ間電圧Vbcもそれに伴って変化する。

#### [0005]

また、トランジスタQ2は、ベース・コレクタ間に、ベース領域とコレクタ領域のpn接合で形成される空乏層に起因する寄生容量230を有している。その容量値Cbcは空乏層幅に依存し、その空乏層幅は上記ベース・コレクタ間電圧Vbcに依存する。

# [0006]

このように、電源電位Vccと共に変化するベース・コレクタ間電圧Vbcに、ベース・コレクタ間の寄生容量の容量値Cbcは依存する。そして、上記構成の発振回路の発振周波数foscは、基本的にはLC発振部160によって決まるが、寄生容量Cbcにも当然に影響を受ける。すなわち、電源電位Vccが変動することによりベース・コレクタ間電圧Vbcが変動し、ベース・コレクタ間電圧Vbcが変動することにより発振のことにより寄生容量Cbcが変動し、寄生容量Cbcが変動することにより発振周波数foscが変動する。このように従来のカスコード接続タイプの発振回路では、電源電位Vccが変動すると発振周波数foscも変動する(Pushing)という問題があった。

#### [0007]

#### 【発明が解決しようとする課題】

上記従来のカスコード接続タイプの発振回路は、特に発振段に設けられたトランジスタの、ベース・コレクタ間に寄生的に存在する容量の容量値が、電源電位の変動に影響を受ける。そのため、電源電位の変動に伴って発振周波数が変動するという問題があった。

[0008]

この発明は、上記事情に鑑みてなされたもので、その目的は、電源電位の変動による発振周波数の変動を抑制できる発振回路を提供することにある。

[0009]

#### 【課題を解決するための手段】

上記目的を達成するために、この発明に係る発振回路は、発振信号がベースに入力され、エミッタが接地された第1トランジスタと、前記第1トランジスタのコレクタにエミッタが接続され、コレクタが電源電圧に接続された第2トランジスタと、前記第1トランジスタのコレクタと、前記第2トランジスタのエミッタとの間に設けられ、電源電圧の変化と比例する電圧降下を生じさせる負荷手段とを具備し、前記負荷手段での電圧降下により、前記第1トランジスタのベース・コレクタ間電圧の前記電源電圧依存性を低減することを特徴としている。

#### [0010]

また、上記発振回路において、前記負荷手段の電圧降下量は、前記電源電圧と 連動して変動することにより、前記第1トランジスタのベース・コレクタ間電圧 に負帰還を生じさせ、該ベース・コレクタ間電圧に及ぼす該電源電圧の変動の影響を低減することを特徴としている。

#### [0011]

更に、前記第2トランジスタのベースから、前記負荷手段を経由して前記第1 トランジスタのベースに達する電流経路において、前記負荷手段における電圧降 下のみが前記電源電圧の変化に依存することを特徴としている。

#### [0012]

更に、前記電源電圧の変化に対する前記負荷手段の電圧降下の変化量は、前記 第1トランジスタ及び前記第2トランジスタのベース間電位差の変化量に実質的 に等しいことを特徴としている。

#### [0013]

上記構成を有するカスコード接続タイプの発振回路であると、ベース接地トランジスタのエミッタとエミッタ接地トランジスタのコレクタとの間に電源電圧の変化に比例して電圧降下を生じさせる負荷手段を設けている。これにより、エミ

ッタ接地トランジスタのベース・コレクタ間電圧の電源電圧に対する依存性を実 質的に打ち消すことが出来る。その結果、ベース・コレクタ間に寄生的に存在す る寄生容量の容量値は電源電位にほぼ独立となるので、本発振回路の発振周波数 を、電源電位の変動に影響を受けない安定したものとすることが出来る。

[0014]

# 【発明の実施の形態】

以下、この発明の実施形態を図面を参照して説明する。この説明に際し、全図にわたり、共通する部分には共通する参照符号を付す。

[0015]

この発明の一実施形態に係る発振回路について、図1を用いて説明する。図1 はカスコード接続タイプのコレクタ接地発振回路の回路図である。

[0016]

図示するように、電源電位Vccと接地電位との間に、それぞれR1、R2、R 3の抵抗値を有する3つのバイアス抵抗10、11(第2抵抗素子)、12が設 けられている。そして、バイアス抵抗10、11の接続ノードにベースが接続さ れ、電源電位に負荷素子13を介してコレクタが接続された、ベース接地npn 型バイポーラトランジスタQ1(第2トランジスタ)と、バイアス抵抗素子11 、12の接続ノードにベースが接続され、トランジスタQ1のエミッタにコレク タが接続され、エミッタが抵抗素子14を介して接地電位に接続された、エミッ タ接地npn型バイポーラトランジスタQ2(第1トランジスタ)を備えている 。また、トランジスタQ1のエミッタとトランジスタQ2のコレクタとの間には . 抵抗値Rcの抵抗素子15(負荷手段)が設けられている。更に、トランジス タQ2のベースとなるノードには、LC発振部16が接続され、トランジスタQ 2のコレクタはコンデンサ17を介して接地電位に接続されている。LC発振部 16は、トランジスタQ2のベースと接地電位間に直列に設けられたコンデンサ 18、19と、上記ベースに一方の電極が接続されたコンデンサ20と、このコ ンデンサ20の他方の電極と接地電位間にそれぞれ接続されたインダクタ21、 コンデンサ22とを備えている。なお、コンデンサ18、19の接続ノードはト ランジスタQ2のエミッタへ接続されている。ここで、トランジスタQ2のベー

ス・コレクタ間のコンデンサ23は、寄生的に存在する寄生容量であって、その容量値をCbcとする。

[0017]

従来技術で説明したように、電源電位 V ccの変動により発振周波数 f oscが変動する (Pushing) 主原因は、電源電位 V ccの変動によりトランジスタQ 2 のベース・コレクタ間電圧 V bcが変動し、それにより寄生容量 2 3 の容量値 C bcが変動することにある。よって、ベース・コレクタ間電圧 V bcを一定に保つことが出来れば、発振周波数 f oscの変動を防止できる。

[0018]

上記発振回路において、抵抗素子15に流れる電流Ⅰの近似式は、

 $I = (R3 \cdot Vcc / (R1 + R2 + R3) - Vbe) / R4$ 

で表され、抵抗素子11の両端に発生する電圧V(R2)は、

 $V (R2) = Vbe + I \cdot Rc + Vbc$ 

であるから、Vbcは、

 $Vbc = (R2-R3 \cdot Rc/R4) \cdot Vcc/(R1+R2+R3) - (1-Rc/R4) \cdot Vbe$ 

である。上式より、VbcのVccに対する依存係数kは、

 $k = (R2 - R3 \cdot Rc/R4) / (R1 + R2 + R3)$ 

である。すなわち、k=0の条件下でVbcはVccに依存しないことになる。その条件を満たすには、トランジスタQ1のエミッタとトランジスタQ2のコレクタ間に設けた抵抗素子15の抵抗値Rcに、

 $Rc = R2 \cdot R4 / R3$ 

なる関係を持たせればよい。その結果、トランジスタQ2のベース・コレクタ間 電圧Vbcは、

 $Vbc = (Rc/R4 - 1) Vbe = (R2/R3 - 1) \cdot Vbe$ 

となり、電源電位 V ccに依存しない量となる。よって、トランジスタQ 2 のベース・コレクタ間の寄生容量 2 3 の容量値 C bcも電源電位 V ccに独立となり、発振周波数の電源電位 V ccによる変動を防止できる。

[0019]

上記式を用いて行った説明を、図2を用いて定性的に説明する。図2は時間と共に電源電位Vccが変動した場合の、抵抗素子11の両端の電圧V(R2)、抵抗素子15の両端の電圧V(Rc)、及び抵抗素子15に流れる電流Iの変化を示す図である。なお、抵抗素子11の抵抗値RcはR2・R4/R3に設定されているものとする。また電圧に対しては、抵抗素子11と12との接続ノード(トランジスタQ2のベース)の電位を基準にプロットしたものである。

#### [0020]

電源電位Vccが増加すると、それに比例して抵抗素子11の両端に発生する電圧V(R2)も増加する。従来のように抵抗素子15を設けない場合、V(R2)=Vbe+Vbcであり、且つVbeはほぼ一定であるため、電源電位Vccの増加はVbcに直接影響を与える。しかし、本実施形態では抵抗素子15を設けているので、V(R2)ーVbeという電位差をVbcとV(Rc)で分圧することになる。この時、抵抗素子15の抵抗値Rcに、Rc=R2・R4/R3なる関係を持たせると、抵抗素子15の両端に発生する電圧V(Rc)は、図2に示すようにV(R2)と同じ量だけ変動する。すなわち、V(R2)とV(Rc)の時間に対する変化を示す曲線が互いに平行になる。その結果、電源電位Vccが変動してもV(R2)ーV(Rc)の値は一定であり、この電位差をVbeとVbcで分け合うことになる。そして、前述の通りVbeはほぼ一定であるので、Vbcも電源電位Vccに依存せず一定となる。

#### [0021]

上記のことは、次のように言い換えることが出来る。従来の抵抗素子15を設けない場合には、トランジスタQ1のエミッタ電位及びトランジスタQ2のコレクタ電位は、バイアス抵抗10~12の抵抗値R1~R3と電源電位Vccによって一義的に決定する。このトランジスタQ1のエミッタとトランジスタQ2のコレクタとの間に抵抗素子15を設けることは、トランジスタQ2のコレクタ電位を決定する要因の中に、電流に依存する要素を追加することになる。すなわち、トランジスタQ1のエミッタとトランジスタQ2のベースとの間の電位差は、バイアス抵抗10~12の抵抗値R1~R3と電源電位Vcc、及びベース・エミッタ間電圧Vbeで決まる。その決められた電位差を、抵抗素子15での電圧降下と

、トランジスタQ2のベース・コレクタ間電圧Vbcで分圧する事になる。抵抗素子15での電圧降下は流れる電流Iに当然依存するが、この電流Iは電源電位Vccの変動に連動して変化する。そのため、電源電位Vccが増大した場合には電流Iも増大して、トランジスタQ1のエミッタとトランジスタQ2のベースとの間の電位差において抵抗素子15での電圧降下の占める割合が増大する。逆に、電源電位Vccが減少した場合には電流Iも増大するので、抵抗素子15での電圧降下の占める割合が増大する。このように、電源電位Vccが増大した際に、従来はそれに従ってVbcも増大したが、本実施形態では抵抗素子15での電圧降下も上昇するためにVbcの増大が抑えられるという、電源電位Vccの変化に対する負帰還が生じているのである。

#### [0022]

上記のように、本実施形態によればカスコード接続タイプの発振回路において、ベース接地回路のエミッタとエミッタ接地回路のコレクタとの間に適当な抵抗値に設定した抵抗素子15を設けている。これによりエミッタ接地されたトランジスタQ2のベース・コレクタ間電圧Vbcの電源電圧Vccに対する依存性をうち消すことが出来る。その結果、ベース・コレクタ間に寄生的に存在する寄生容量の容量値Cbcは電源電位Vccに独立となるので、本発振回路の発振周波数foscを、電源電位Vccの変動に影響を受けずに安定化させることが出来る。

# [0023]

なお、本実施形態ではnpn型バイポーラトランジスタを用いたコレクタ接地型発振回路を例に挙げて説明したが、pnp型を用いても構わないし、コレクタ接地型の発振回路に限定されるものでもない。更に、バイポーラトランジスタのみで構成した発振回路だけでなく、MOSトランジスタにより構成したもの、またはバイポーラトランジスタとMOSトランジスタとを組み合わせて構成したカスコード接続タイプの発振回路にも適用することが可能である。

#### [0024]

また、抵抗素子15の抵抗値Rcは、トランジスタQ2のベース・コレクタ間 電圧Vbcの電源電位Vcc依存性を完全に打ち消すことができる値に限定されるも のではなく、使用上、問題のない程度の範囲で設定すれば良い。 [0025]

更に、上記実施形態における発振回路は上記構成のものに限られるものではなく、例えばバイアス抵抗10~11を電流源や電圧源、抵抗、そしてそれらの複合回路で構成しても良い。また、抵抗素子15も純粋な抵抗素子に限らず、抵抗としての機能をするものであれば良く、例えば所望の抵抗値の得られる金属配線等の寄生抵抗でも構わない。

[0026]

なお、本願発明は上記実施形態に限定されるものではなく、実施段階ではその要旨を逸脱しない範囲で種々に変形することが可能である。更に、上記実施形態には種々の段階の発明が含まれており、開示される複数の構成要件における適宜な組み合わせにより種々の発明が抽出されうる。例えば、実施形態に示される全構成要件からいくつかの構成要件が削除されても、発明が解決しようとする課題の欄で述べた課題が解決でき、発明の効果の欄で述べられている効果が得られる場合には、この構成要件が削除された構成が発明として抽出されうる。

[0027]

【発明の効果】

以上説明したように、この発明によれば、電源電位の変動による発振周波数の 変動を抑制できる発振回路を提供できる。

【図面の簡単な説明】

【図1】

この発明の一実施形態に係る発振回路の回路図。

【図2】

この発明の一実施形態に係る発振回路の各電圧の変化を示すグラフ。

【図3】

従来の発振回路の回路図。

【符号の説明】

- 10~12、14、15、100~120、140、150…抵抗素子
- 13、130…負荷素子
- 16、160…LC発振部

# 特2000-399217

17~19、20、22、170…コンデンサ


21…インダクタ

23、230…寄生容量


【書類名】

図面


【図1】



-【図2】



· 【図3】



【書類名】

要約書

【要約】

【課題】 電源電位の変動による発振周波数の変動を抑制できる発振回路を提供すること。

【解決手段】 トランジスタQ1のエミッタとトランジスタQ2のコレクタとの間に抵抗素子15を設けることを特徴としている。抵抗素子15を設けることで、トランジスタQ2のコレクタ電位を決定する要因の中に、電流に依存する要素を追加することになる。この抵抗素子15での電圧降下量は電源電位の変動に従って変動するので、電源電位Vccの変化に対する負帰還がコレクタ電位に生じる。そして、抵抗素子15の抵抗値Rcを適当な値に設定してやれば、電源電位Vccの変動に対してVbcは殆ど影響を受けないことになるので、寄生容量値Cbcも一定となり、発振周波数foscの変動を抑制できる。

【選択図】 図1

# 出願人履歴情報

識別番号

[000003078]

1. 変更年月日 1990年 8月22日

[変更理由] 新規登録

住 所 神奈川県川崎市幸区堀川町72番地

氏 名 株式会社東芝

2. 変更年月日 2001年 7月 2日

[変更理由] 住所変更

住 所 東京都港区芝浦一丁目1番1号

氏 名 株式会社東芝